Está é a última semana para se inscrever no Treinamento em Tecnologia FPGA Intel e você não vai ficar de fora, não é mesmo?

No Treinamento você vai aprender como criar projetos robustos utilizando a linguagem de descrição de hardware Verilog, uma das linguagens mais utilizadas para o desenvolvimento de projetos comerciais, segundo dados da Intel.

Além disso, durante o treinamento você vai aprender a utilizar ferramentas importantes de depuração, afinal, após o curso você vai seguir desenvolvendo em seu Kit FPGA DE10-Lite. E como esperado, problemas surgirão.

Sendo assim, conheça um pouquinho sobre três ferramentas de depuração bem importantes no desenvolvimento de projetos: Signal Tap, ISSP e ISMCE, cada uma com uma finalidade que irá lhe ajudar muito a encontrar os erros do projeto.

ISSP – In-System Sources and Probes

Ferramenta de depuração que permite a criação de chaves e ponteiras de prova virtuais no seu projeto. Com o ISSP você pode testar funcionalidades inserindo as chaves virtuais (sources) e monitorar em tempo real pontos do sistema com as ponteiras de prova (probes).

ISMCE – In-System Memory Content Editor

O ISMCE é uma ferramenta para depuração de memória do seu projeto. Com ele é possível monitorar e alterar o conteúdo da memória em tempo real. Uma ferramenta muito boa para testes em tempo real, como por exemplo, testar configuração de filtros de sinais, onde os coeficientes estão armazenados na memória; inserir erros e avaliar a sua correção pelo projeto em desenvolvimento.

Signal Tap Logic Analizer – Analisador lógico embarcado

Ferramenta de depuração em nível de sistema que monitora o estado dos sinais internos do projeto FPGA e aciona em condições personalizadas (triggers) definidas pelo usuário durante a operação em tempo de execução do dispositivo sem ter que trazer sinais para os pinos de entrada e saída (I/O) do dispositivo.

Estas ferramentas auxiliam e muito na depuração de projetos com FPGA Intel, e para o seu uso, é necessário apenas a conexão JTAG entre o computador e a FPGA.

Para quem estiver utilizando o kit FPGA, como o DE10-Lite, esta conexão física JTAG já está pronta, visto que é o mesmo cabo utilizado para a sua programação da FPGA. Desta forma, para fazer a depuração basta configurar adequadamente cada uma das ferramentas em seu projeto.

Quer saber mais sobre estas ferramentas e como elas podem lhe auxiliar no desenvolvimento dos seus projetos?

Vem para o nosso Treinamento em Tecnologia FPGA Intel que irá acontecer em Dezembro!!

Data: 05 a 09 de Dezembro

Horário: das 13h30 às 18h

Inscrições até 18 de Novembro

A Inscrição inclui o kit FPGA DE10-Lite que será entregue na sua casa!!

A Macnica DHW é o Centro Oficial de Treinamento em Tecnologia FPGA Intel na América do Sul e possui um time de instrutores capacitados para ministrar todos os módulos de treinamento da Intel.

Entre em contato conosco e não perca essa oportunidade de se capacitar ainda este ano!