PAC D5005 para operações bancárias com baixa latência
PAC D5005 para operações bancárias com baixa latência.
Para aplicações de alto desempenho e de data center, a baixa latência é um fator crítico de sucesso. Por exemplo, empresas financeiras e de investimento dependem da rápida execução de transações.
Em muitos casos, essas oportunidades de negociação são tão rápidas que a execução de transação usando lógica programável, implementada com FPGA, pode ser uma grande vantagem competitiva.
Desta forma, empresas que operam dessa maneira e que utilizem dispositivos lógicos programáveis Intel terão uma vantagem real de mercado sobre as que usam apenas software.
Pensando na questão PAC D5005 para operações bancárias com baixa latência, a Intel e a Algo-Logic desenvolveram um design de referência de estrutura de alta velocidade.
A solução descarrega a pilha de rede necessária para negociação financeira de alta velocidade para lógica instanciada em uma FPGA Intel® Stratix® 10 no D5005, Programmable Acceleration Card Intel FPGA (Intel® FPGA PAC).
O projeto de referência inclui:
- Uma interface PCIe rápida (o Algo-Logic Fast Data Mover)
- Uma área de implementação de lógica de negócios de C/C++ para FPGA que serve como um alvo para lógica desenvolvida usando síntese de alto nível (HLS)
- Um mecanismo de descarregamento TCP/IP
- Um controle de acesso à mídia (MAC) de latência ultrabaixa (ULL) 10GbE
De acordo com a conclusão do artigo intitulado “Low-Latency Data Mover Framework from Algo-Logic with Intel® FPGA PAC D5005”, o design de referência atinge latência 3,8X menor em comparação com um design com apenas um mecanismo de descarregamento Ethernet.
Estas inovações aceleram significativamente o desenvolvimento do sistema de negociação de baixa latência, ao mesmo tempo em que oferecem a flexibilidade de adicionar algoritmos de negociação proprietárias ao FPGA.
Saiba mais aqui.
Imagem:
